Siirry pääsisältöön

Tekstit

Näytetään blogitekstit, joiden ajankohta on lokakuu, 2015.

IBM 1800 - Arkkitehtuuria osa 2

Aiemmassa arkkitehtuuria käsitelleessä osassa käytiin läpi CPU:n ydintä, nyt vuorossa se muu rekvisiitta: DMA (sen aikaisin termein Cycle-Steal) sekä keskeytykset. Ja pahoitteluni blogin pitkää hiljaiseloa, töitä yrityksen parissa on ollut sen verran paljon, että harrastukset kärsivät (...pitäisi varmaan harkita oikeisiin töihin menemistä ;) ...mutta pitkän tauon jälkeen tulee sitten toistakymmentä sivua enemmän tai vähemmän täyttä asiaa. Yritän pitää tämänkin jutun selkokielisenä, jotta muutkin kuin asiaan vihkiytyneet voivat tästä saada jotain irti. Itselläni meni tovi tämän keksinnön toiminnan selvittämisessä, sillä Heilin I/O:n konsepti on melkoisen sekava kokonaisuus. Otetaan alkuun ensin I/O:n perusrakenne rautatasolla.

I/O-väylä Edellisessa osassa sivusin lyhyesti DMA:n toimintaa, mutta mennään syvemmälle toimintaan. CPU on yhdistetty B-rekisterin (muistipuskurin) kautta "datakanavaan", joka näyttelee siis I/O-väylän (Input / Output) osaa. Tähän I/O-väylään kytketään…